Видео: N-path filters explained (Ноябрь 2024)
Хотя производители микросхем обычно не представляют новые микросхемы на ежегодной Международной конференции по твердотельным микросхемам (ISSCC), они часто дают больше подробностей о внутренней работе уже анонсированных продуктов. Вот некоторые вещи, которые я нашел интересными на шоу этой недели.
Серверная архитектура Intel Ivytown
Intel обсудила последнюю версию своего семейства процессоров Xeon E7 - чип с 15 ядрами и 30 потоками, известный как Ivytown. Он основан на архитектуре Ivy Bridge EP, используемой в Xeon E5 2600 V2. Процессор построен с использованием 22-нм техпроцесса Intel с транзисторами Tri-Gate (ребра имеют высоту 34 нм и ширину 8 нм) и заменит текущий Xeon E7 на базе Westmere EX. Для сравнения, нынешний Xeon E7, который производится на 32-нм планарном процессоре HKMG, имеет 10 ядер и 20 потоков, а также 30 МБ кэш-памяти L3 по сравнению с 37, 5 МБ в версии Ivytown.
Одна из наиболее интересных особенностей этого нового семейства процессоров - модульная архитектура. План этажа состоит из трех столбцов по пять ядер, каждый из которых имеет свой собственный кэш L3, встроенную кольцевую шину и выделенный ввод-вывод в верхней и нижней частях столбцов (ссылки QPI вверху и контроллер памяти внизу). Intel планирует создать 10-ядерную версию, удалив правую колонку; и создать 6-ядерную версию, дополнительно удалив две строки.
15-ядерная версия имеет 4, 31 миллиарда транзисторов, что, по словам Intel, является самым большим для любого микропроцессора, и имеет размеры 541 квадратных миллиметров. 10-ядерная версия имеет 2, 89 миллиарда транзисторов и имеет размеры 341 квадратных миллиметров. 6-ядерный вариант имеет 1, 86 миллиарда транзисторов и имеет размеры 257 квадратных миллиметров. Рабочие частоты варьируются от 1, 4 ГГц до 3, 8 ГГц, а TDP - от 40 до 150 Вт.
Другим интересным аспектом Ivytown является архитектура буфера памяти. Эта же матрица поддерживает стандартную четырехканальную память DDR3, работающую на скорости до 1867 МТ / с, и новый четырехканальный интерфейс с однофазным напряжением в режиме напряжения (VMSE) для буфера расширения памяти, который работает со скоростью 2667 МТ / с. В целом он может поддерживать до 12 ТБ памяти на 8-сокетном сервере - в три раза больше, чем объем памяти Westmere EX. 15-ядерная версия будет доступна в двух разных пакетах: один, который совместим с существующей платформой Romley (Socket-R) для простых обновлений, и другой, который позволяет новую платформу с использованием буферов памяти.
Больше деталей Haswell
Intel также привела ряд подробностей об архитектуре Haswell, используемой в текущем семействе Core. Здесь также используются 22-нм транзисторы Tri-Gate. По словам Intel, Haswell интегрирует несколько новых технологий, в том числе полностью интегрированный регулятор напряжения или FIVR (объединяя платформу от пяти регуляторов напряжения до одного), встроенный кэш-память DRAM для улучшения графической производительности, состояния с низким энергопотреблением, оптимизированный ввод-вывод, инструкции AVX2 и более широкая целочисленная единица SIMD.
Существует три основных варианта Haswell: во-первых, есть четырехъядерный процессор, который обменивается данными с отдельным PCH (концентратором контроллера платформы) с более быстрой графикой (от двух до четырех ядер). Во-вторых, это платформа для ультрабуков, которая объединяет двухъядерный процессор Haswell и PCH в одном многочиповом пакете. Процессор поддерживает более низкое энергопотребление, PCH модифицируется для более низкого энергопотребления, и оба обмениваются данными по шине с низким энергопотреблением, что снижает энергопотребление в режиме ожидания на 95 процентов. Наконец, есть версия с графикой Iris Pro и кэш-памятью eDRAM 128 МБ в том же пакете. В многочиповых пакетах используется встроенный ввод-вывод, который обеспечивает высокую пропускную способность при низком энергопотреблении между процессором, PCH и eDRAM.
В зависимости от количества ядер процессора и графики (GT2 или GT3), Haswell имеет от 960 миллионов до 1, 7 миллиардов транзисторов, а размер кристалла составляет от 130 до 260 квадратных миллиметров. Он рассчитан на работу от 0, 7 до 1, 1 вольт в широком диапазоне частот от 1, 1 до 3, 8 ГГц.
Размер матрицы eDRAM 128 ГБ составляет 77 квадратных миллиметров и обеспечивает максимальную пропускную способность 102 Гбит / с. Intel заявила, что по сравнению с той же системой без eDRAM дополнительный кэш обеспечивает увеличение производительности до 75 процентов, хотя общая производительность увеличивается на 30-40 процентов.
Steamroller от AMD дает возможность Кавери
AMD, которая имеет тенденцию размещать больше графики на своих ускоренных процессорах (APU или процессорах, объединяющих процессоры и графику), ориентирована на новое ядро CPU, известное как Steamroller, которое используется в новой серии процессоров Kaveri компании. Ядро Steamroller, произведенное с использованием 28-нм КМОП-процесса, имеет 236 миллионов транзисторов на площади 29, 47 квадратных миллиметров. Это включает в себя два целочисленных ядра, два модуля декодирования команд и несколько общих элементов, включая выборку команд, модуль с плавающей запятой и 2 МБ кэш-памяти L2. AMD обычно использует один из этих модулей Steamroller в своих «двухъядерных» чипах (отражающих 2 целочисленных ядра); и два в его "четырехъядерных" чипах.
По сравнению с более ранним ядром Piledriver, которое было создано в 32-нм процессе SOI, Steamroller добавляет второй модуль декодирования команд, больший общий кэш команд 96 КБ и другие улучшения. AMD заявила, что это привело к увеличению на 14, 5% инструкций за цикл, что означает повышение производительности на 9% в однопоточных приложениях и повышение производительности на 18% в двухпоточных приложениях. Он также может работать на более высокой частоте на 500 МГц при той же мощности или обеспечивать примерно такую же производительность при снижении энергопотребления на 38 процентов. Ядро Steamroller рассчитано на работу в диапазоне от 0, 7 до 1, 45 вольт.
Мобильные процессоры от MediaTek, Renesas и Qualcomm
Ряд компаний выступили с докладами о процессорах на базе ARM.
MediaTek рассказал о своем 28-нм гетерогенном многоядерном процессоре (HMP) с четырехъядерным процессором и двумя графическими процессорами. Чип MediaTek имеет два ядра Cortex A15 с тактовой частотой 1, 8 ГГц и два ядра Cortex A7 с тактовой частотой 1, 4 ГГц в сочетании с двухъядерным графическим процессором Imagination G6200 400 МГц. Он также имеет аппаратный видеокодек Full HD и 13-мегапиксельный процессор с сенсором изображения.
MediaTek также рассказал о технологии PTP (Performance, Thermal и Power), которая контролирует микросхему и контролирует питание. В этом случае компания заявила, что PTP позволяет увеличить тактовую частоту на 23% или до 41% экономии энергии.
Этот чип использует истинную обработку HMP ARM, что означает, что в зависимости от рабочей нагрузки может работать любая комбинация больших и маленьких ядер от одного до четырех. MediaTek сказал, что благодаря использованию истинного HMP, чип может повысить производительность на 33-51% при больших нагрузках или в 2-5 раз повысить энергоэффективность при небольших нагрузках, а адаптивное управление температурой обеспечивает еще один прирост производительности на 10%.
Renesas представил «предложенный» 28-нм HPM восьмиъядерный гетерогенный процессор, разработанный для мобильных устройств и автомобильных информационно-развлекательных систем. Чип использует четыре ядра Cortex A15 2 ГГц и четыре ядра Cortex A7 1 ГГц. Он способен работать со всеми 8 ядрами одновременно для достижения максимальной производительности, но также использует гетерогенную архитектуру и методы управления питанием для оптимизации производительности для определенных рабочих нагрузок или силовых оболочек.
Qualcomm описал свой процессор цифровых сигналов Hexagon, который используется в мобильных SoC для различных мультимедийных и модемных приложений. Текущая версия изготовлена в 28-миллиметровом КМОП-процессе HKMG. Эта конструкция предназначена для высоких команд за такт, а не для высоких рабочих частот.
На стороне сервера ARM Applied Micro рассказала о 64-битном процессоре ARMv8 первого поколения, впервые анонсированном на недавнем саммите Open Compute. Это основано на процессорном модуле «Potenza» (PMD), который включает в себя два ядра, разделяющих 256 КБ кэш-памяти второго уровня. Потенца изготовлена в 40-нм объемной CMOS, и каждый PMD содержит 84 миллиона транзисторов и использует 14, 8 квадратных миллиметров площади кристалла. Он может работать на частоте до 3 ГГц при напряжении 0, 9 В, но в среднем составляет 4, 5 Вт при типичных рабочих нагрузках. Серверная платформа X-Gene 3 включает в себя четыре PMD (восемь ядер), общий кэш-память третьего уровня объемом 8 МБ и четыре канала памяти DRAM вокруг центрального коммутатора. Он также объединяет 10 ГБ Ethernet, SATA 2/3, PCIe Gen. 3 и USB 3.0.
Следующее поколение технологии Chip Process
Также было представлено несколько презентаций о технологии обработки чипов следующего поколения, поскольку почти все крупные производители чипов планируют перейти на производство 3D или FinFET на узле 14 или 16 нм (вслед за Intel, которая уже поставляет 22-нм чипы). с такой технологией).
Samsung рассказала о предстоящем 14-нм процессе FinFET, продемонстрировав 128-мегабайтный 6-ти тактовый SRAM-массив и тестовый чип. Samsung заявил, что FinFET являются хорошим решением для мобильных SoC с низким энергопотреблением, поскольку они обеспечивают хорошее масштабирование, высокий ток и низкую утечку, а также имеют хороший контроль коротких каналов.
Это также создает некоторые проблемы для SRAM, поскольку напряжение питания SRAM не масштабировалось. SRAM теперь занимает 20-30 процентов площади кристалла SoC, но потребляет около 40-50 процентов энергии. Для решения этих проблем Samsung предложила несколько новых методов работы SRAM с использованием транзисторов FinFET при более низком напряжении питания.
TSMC решил аналогичные проблемы, продемонстрировав 16-нм чип SRAM 128 МБ. TSMC сказал, что FinFET стали основной технологией для производства более 20 нм, но сказал, что размер ширины и длины канала с FinFETs является проблемой для масштабирования традиционных 6T-SRAM и напряжения питания. TSMC предложила два метода помощи при записи, чтобы преодолеть эти проблемы.
Это довольно технические проблемы, но их решение крайне важно, если мы хотим получить более плотные и энергоэффективные чипы в будущем.
