Что дальше для серверных чипов?

На конференции Hot Chips на этой неделе самые интересные анонсы были о высокопроизводительных процессорах. Они предназначены для больших систем на основе Unix, но они показывают, сколько энергии могут предоставить современные высокопроизводительные чипы. Это не те системы, которые большинство из нас используют в наших корпоративных серверных стойках или которые вы видите в больших масштабируемых центрах обработки данных, а скорее те, которые запускают критически важные приложения на крупных предприятиях или, возможно, в крупных производительность вычислительных ситуаций.

Каждый год Hot Chips является местом, где такие чипы получают подробное представление. В прошлом году мы видели IBM Power 7+ и zNext, Fujitsu SPARC64 X и Oracle SPARC T5, а в этом году мы узнали больше о серии z, Oracle SPARC M6, а также преемниках в сериях IBM Power и Fujitsu SPARC X,

Самым интересным из них была IBM Power8, которая будет иметь 12 ядер, каждое из которых способно работать до восьми потоков, с 512 КБ кэш-памяти SRAM уровня 2 на ядро ​​(6 МБ общего уровня L2) и 96 МБ совместно используемой встроенной памяти DRAM в качестве кэш-памяти 3-го уровня. Отчасти то, что делает систему настолько необычной, - это новый буферный чип памяти под названием Centaur, который содержит 16 МБ встроенной памяти DRAM в кэш-памяти L4 и контроллер памяти. Каждый чип Power8 может подключаться к восьми из них (всего 96 МБ встроенной памяти DRAM L4 без микросхемы). Обратите внимание, что каждый Centaur также имеет четыре высокоскоростных порта DDR для общего объема памяти 1 ТБ на сокет.

Power8 будет большим чипом с чипом 650 мм ², произведенным по 22-нм технологическому процессу SOI IBM. (Это само по себе примечательно, поскольку IBM может быть единственной компанией, коммерциализирующей этот процесс.) По сравнению с предыдущим поколением Power 7+, которое было изготовлено по 32-нм процессу SOI, Power8 должна иметь более чем удвоенную пропускную способность памяти при 230 Гбит / с. IBM утверждает, что каждое ядро ​​должно иметь в 1, 6 раза больше производительности Power7 в однопоточных приложениях и в два раза больше производительности SMT (симметричной многопоточной).

IBM перешла от проприетарного интерфейса к поддержке PCIe Gen 3 со своим собственным интерфейсом Coherence Attach Processor Interface (CAPI), позволяющим ускорителям, таким как FPGA (полностью программируемые вентильные массивы, используемые для ускорения определенных приложений), иметь полную аппаратную когерентность кэша. И оно заявило, что будет лицензировать ядра в рамках своего недавно объявленного Open Power Consortium.

Компания заявила, что ее традиционными клиентами для Power Systems были банки, финансовые клиенты и крупные розничные продавцы, но говорила о работе по расширению использования, чтобы включить большие данные и аналитику. IBM еще не объявила о доступности продукта, но в разговоре говорилось, что у нее «лаборатория, полная систем».

IBM также представила более подробную информацию о своей процессорной подсистеме zEC12, которая в прошлом году была представлена ​​как «zNext». Архитектура системы, которая предназначена для использования в мэйнфреймах серии z, включает в себя до шести микросхем центрального процессора (CP), подключенных к системному контроллеру (SC), все они объединены в многочиповый модуль для создания одного узла для система. (Каждая система может иметь несколько узлов.) Каждый CP имеет шесть ядер 5, 5 ГГц, каждое из которых имеет собственный кэш L1 и L2, и 48 МБ общей кэш-памяти eDRAM L3, что в общей сложности составляет 2, 75 миллиарда транзисторов на кристалле размером 598 мм ², произведенного на 32 нм SOI. SC имеет 192 МБ общей EDRAM L4 плюс интерфейсы для шести CP и использует 3, 3 миллиарда транзисторов на кристалле размером 526 мм ², также произведенном на 32 нм SOI.

Компания заявила, что этот чип оптимизирован для сред с высокой степенью виртуализации, больших рабочих нагрузок с одним изображением и высокого обмена данными между процессорами. IBM отметила, что мейнфреймы остаются сердцем большинства систем банкоматов, кредитных карт и крупных продуктовых магазинов.

Для систем Unix Power обычно противостоит Intel Itanium, который не был представлен на выставке в этом году, и проектам на базе SPARC от Oracle (на основе приобретения Sun) и Fujitsu.

Oracle анонсировала свой SPARC M6, который использует то же ядро ​​S3, что и предыдущий M5, который представлял собой дизайн с шестью ядрами / 48 потоков с 32 сокетами, но должен масштабироваться до более крупных проектов. M6 будет иметь 12 ядер / 96 потоков с 48 МБ кэш-памяти L3 и рассчитан на масштабирование до 96 сокетов, используя микросхему Bixby, которая действует как мостовая микросхема для лучшей согласованности памяти между несколькими сокетами. (Для «бесклеевого» масштабирования он может масштабироваться до восьми розеток без специального комплекта.) Например, текущая система M5-32 включает в себя 32 процессора M5 SPARC и 12 чипов Bixby. M6, который имеет 4, 27 миллиарда транзисторов, также будет изготовлен по относительно стандартному 28 нм процессу CMOS.

По словам Oracle, M6 был настроен для программного обеспечения Oracle, включая его базовое программное обеспечение и стек баз данных, а также базы данных и приложения в памяти.

Fujitsu продемонстрировала свой SPARC64X +, своего преемника SPARC64 X. Опять же, это тоже не кажется огромным изменением; Как и его предшественник, он имеет 16 ядер с двумя потоками в каждом и 24 МБ общей кэш-памяти 2-го уровня и имеет около трех миллиардов транзисторов на кристалле размером около 600 мм ². Но он предлагает более высокую производительность, до 3, 5 ГГц и намного более высокую пиковую производительность, при этом Fujitsu требует пропускной способности 448 гигафлопс и 102 Гбит / с. Он масштабируется до 64 сокетов, используя строительные блоки из четырех процессоров и двух микросхем-перекладин (которые он называет XB). Каждый сокет может поддерживать до 1 ТБ оперативной памяти. Одно большое изменение заключается в том, что межсоединения между чипами теперь намного быстрее.

Fujitsu также назвал так называемые механизмы «программного обеспечения на кристалле», предназначенные для ускорения работы определенных приложений, включая шифрование, библиотеки десятичных чисел и обработку базы данных.

И Fujitsu, и Sun рассказали о своем многолетнем опыте разработки чипов SPARC и обещали дальнейшие улучшения.

Все эти процессоры нацелены на относительно небольшие сегменты рынка серверов. Но подумайте о базовой технологии: поддержка 64 или 96 сокетов, с терабайтом памяти на сокет, с такими вещами, как встроенный DRAM, более быстрое соединение и лучшая согласованность. Это все довольно удивительно и невероятно мощно.