Intel советует 14-нм техпроцессу, микроархитектуре Broadwell

На форуме разработчиков Intel на прошлой неделе ряд инженеров Intel раскрыли гораздо больше технических деталей о процессоре Core M, общей микроархитектуре Broadwell и 14-нм технологическом процессе, лежащем в его основе.

Старший инженер и главный архитектор ЦП Сринивас Ченнупати объяснил, что хотя Broadwell является «тиканем» в такте «тика / ток» Intel (это означает, что это в основном процесс, сокращенный до 14 нм), микроархитектура Broadwell была расширена по сравнению с архитектурой Haswell используется в текущих 22-нм продуктах. Хотя большая часть презентации была посвящена версии Core M с низким энергопотреблением, предназначенной для планшетов, 2-в-1 и ультрабуков без вентиляторов, он отметил, что эта архитектура должна поддерживать широкий спектр продуктов от планшетов до серверов Xeon.

В целом он сказал, что вся архитектура была разработана для лучшего динамического управления мощностью и температурой, с уменьшением энергопотребления System-on-Chip (SoC) и увеличенным динамическим рабочим диапазоном, что позволяет ему работать в более широком диапазоне мощности, Вот почему версия Core M, которая рассчитана на общую мощность всего 4, 5 Вт, работает в безвентиляторных системах.

Частично это происходит из-за улучшенного управления питанием в самом ядре, например, в том, как оно может приспосабливаться к различным состояниям питания, так что оно может по-прежнему получать «турбо-импульс» при необходимости без перегрева процессора и имеет улучшенное полностью интегрированное напряжение Регулятор (FIVR) предназначен для изменения напряжения таким образом, что он отслеживает пиковые нагрузки и дает улучшенную производительность при низкой мощности. Он также обеспечивает лучший мониторинг всего решения, в том числе отдельного концентратора контроллера платформы (PCH) или набора микросхем, так что PCH, в свою очередь, может регулировать мощность для подключенных функций, позволяя каналам переходить в состояния пониженного энергопотребления для таких вещей, как диски SATA., PCI Express и USB. И он имеет активное управление температурой кожи, поэтому сам чип может контролировать его температуру и соответственно регулировать энергопотребление.

Сама микроархитектура может получить большую производительность, чем предыдущее поколение Haswell, на той же частоте благодаря таким функциям, как больший планировщик с нарушением порядка, улучшенное предсказание адресов и улучшенные вычисления вектора и числа с плавающей запятой.

В целом, по его словам, в то время как однопоточные инструкции за цикл в этом поколении выросли лишь немного, все это сводится к тому, что однопоточная производительность за последние 7 лет выросла на 50% с той же скоростью.

Другие изменения включают новые инструкции для криптографии и безопасности, улучшения мониторинга и некоторых улучшений расширений транзакционной памяти (известных как TSX или Transactional Synchronization Extensions) и команд виртуализации (VT-x), которые были в предыдущем поколении.

Чипсет PCH, который поставляется с Core M, известен как PCH-LP и фактически производится по 22-нм техпроцессу. Это было разработано, чтобы использовать примерно на 25% меньше энергии в режиме ожидания и снизить активную мощность примерно на 20%. Это также включает улучшения в аудио и PCI Express хранилище.

В целом, по его словам, изменения позволяют вдвое снизить энергопотребление, чем можно было ожидать от традиционного масштабирования процессов, наряду с улучшенными однопоточными инструкциями за такт и векторной производительностью.

По словам старшего инженера и графического архитектора Адитья Сриниваса, подобные улучшения были применены и к графике. Здесь снова цель состояла в улучшении производительности / ватт, таких как улучшение динамической мощности и характеристик утечки, оптимизация для работы при более низком напряжении; и улучшения микроархитектуры для снижения динамической мощности. Он отметил, что он рассчитан и на 6 и 10 Вт, возможно, намекает на появление новых версий.

Сама фактическая графическая архитектура выглядит аналогично предыдущей версии, но версия GT2, используемая в реализации Core M, увеличилась с 20 до 24 исполнительных блоков, организованных как три «субликса», каждый из которых имеет 8 ЕС. (В другом выступлении инженер Intel, специализирующийся на вычислительной архитектуре, привел примеры версий графики с 12 и 48 ЕС, предлагая будущие версии.)

Одним из важных отличий является то, что эта версия поддерживает Direct X 11.2, поддерживает DX12 и поддерживает Open GL 4.3 и Open CL 2.0. Это должно означать, что почти все игры и приложения должны работать с графикой здесь, хотя не обязательно с той же скоростью, которую вы видели бы на дискретном графическом чипе. Но в целом эти изменения могут привести к улучшению производительности графики в некоторых случаях на 40% по сравнению с более ранней серией Haswell-Y.

Еще одно большое изменение - поддержка Shared Virtual Memory (SVM) в OpenCL, позволяющая использовать компоненты CPU и GPU для вычислений. Похоже, что это, по сути, та же концепция, что и в архитектуре гетерогенных систем (HSA), которую продвигает AMD и другие.

По словам Intel Fellow и главного медиа-архитектора Хун Цзяна, новая архитектура также имеет некоторые улучшения в медиа-функциях. По его словам, этот чип позволяет таким вещам, как перекодирование видео и видео Intel Quick Sync, быть в 2 раза быстрее, чем в предыдущей версии, с улучшенным качеством. Кроме того, теперь он поддерживает декодирование VP8, а также AVC, VC-1, MPEG2 и MVC для видео; JPEG и Motion JPEG декодирование для видеоконференций и цифровой фотографии; и GPU-ускоренное HEVC-декодирование и кодирование до 4K 30 кадров в секунду. В дополнение к разрешению 4K-видео, эти изменения должны позволить на 25% увеличить время воспроизведения видео Full HD.

14nm Process Tech

Хотя Intel ранее дала много информации о 14-нм техпроцессе, Марк Бор, старший научный сотрудник Intel по разработке логических технологий, рассказал о новом процессе и поделился дополнительной информацией.

«По крайней мере, для Intel закон Мура продолжается», - сказал он, демонстрируя слайд, показывающий, что Intel в среднем использовала 0, 7-кратное масштабирование транзисторов каждого поколения в течение многих лет и продолжает это делать. (Обратите внимание, что если он масштабируется в обоих измерениях, вы получите новый транзистор, размер которого примерно на 50% больше, чем у предыдущего поколения, что технически предсказывает закон Мура.)

Он рассказал о том, как это было второе поколение Intel в своих транзисторах «Tri-Gate» после 22-нм введения (Intel использует термин «Tri-Gate» для обозначения транзисторов, где канал поднят над подложкой, как ребро, и элемента управления). оборачивается вокруг всех трех сторон, структура, которую большинство отраслей промышленности называют «транзисторами FinFET»). Он отметил, что расстояние между ребрами сократилось с 60 до 42 нм при переходе к новому процессу; Высота ребер фактически увеличилась с 34 до 42 нм. (На слайде выше «диэлектрик high-k» выделен желтым цветом; электрод с металлическим затвором синего цвета с использованием конструкции с высоким k / металлическим затвором, которую Intel использует с момента своего 45-нм узла.)

В 14-нм поколении он сказал, что наименьшим критическим размером была ширина ребра Tri-gate, которая составляла около 8 нм, в то время как другие критические размеры находились в диапазоне от 10 нм до 42 нм (для расстояния между центром шага ребра и центром следующего шага плавника). Он отметил, что транзисторы часто изготавливаются с несколькими ребрами, а уменьшение числа ребер на транзистор приводит к улучшению плотности и снижению емкости.

В этом поколении, по его словам, шаг ребра уменьшился в 0, 7 раза (с 60 до 42 нм), шаг затвора в 0, 87 раза (от 90 до 70 нм) и шаг межсоединения в 0, 65 раза (с 80 до 52 нм), что дало общее среднее около исторического.7x среднее. По его словам, еще один способ взглянуть на это заключался в умножении шага затвора и шага металла, и там он сказал, что Intel имеет 0, 53 для масштабирования логической области, что, по его словам, лучше, чем обычно. (Кроме того, меня также заинтересовало то, что на слайдах Бора показан процессор Core M с 1, 9 млрд. Транзисторов с размером кристалла 82 мм2 по сравнению с 1, 3 млрд., Указанными на официальной диаграмме; Intel PR признал ошибку и сказал, что 1, 3 млрд. правильная фигура.)

Рассматривая стоимость одного транзистора, Бор согласился с тем, что стоимость одной производимой кремниевой пластины увеличивается из-за дополнительных этапов маскирования, причем некоторые слои теперь требуют двойного и даже тройного рисунка. Но он сказал, что, поскольку 14-нм узел достигает лучшего, чем обычное масштабирование площади, он сохраняет нормальную стоимость на транзистор.

Действительно, он показал графики, показывающие, что Intel ожидает, что такие сокращения будут продолжаться в будущем. И он продолжал утверждать, что изменения также приводят к снижению утечек и повышению производительности и, следовательно, к повышению производительности на ватт, который, по его словам, улучшается при 1, 6X на поколение.

Он отметил, что при переходе с Haswell-Y на Core M у Intel была бы матрица, которая была бы в 0, 51 раза больше предыдущего чипа, если бы она была нейтральной по характеристикам; По его словам, благодаря дополнительным функциям, разработанным в Core M, масштабирование матрицы достигло 0, 63x.

Бор сказал, что сейчас 14nm находится в серийном производстве в Орегоне и Аризоне и будет запущен в Ирландии в начале следующего года. Он также сказал, что, хотя у Intel раньше было две версии транзисторов - высоковольтные и ультранизкие с утечкой, - теперь у нее есть спектр функций от мощных до гораздо более дешевых с различными транзисторами, стеками межсоединений и т. Д.

Похоже, что во многом это является частью стремления Intel к литейному производству, где она производит чипы для других компаний. Действительно, Сунит Рихи, генеральный менеджер литейного бизнеса, представил Бора, а затем выступил с собственным докладом, в котором были показаны все варианты, предлагаемые Intel. (Несмотря на то, что у Intel есть передовые технологии, у нее нет опыта в производстве микросхем с низким энергопотреблением, которые есть у конкурентов, таких как TSMC и Samsung. Поэтому она подчеркивает свое лидерство в производстве 14 нм.)

Далее идет 10 нм, и Бор говорит, что сейчас он находится на «полной фазе разработки» и что его «дневная работа» была связана с процессом 7 нм.

Он сказал, что он очень заинтересован в EUV (экстремальная ультрафиолетовая литография) за его потенциал в улучшенном масштабировании и упрощении технологического процесса, но сказал, что он просто не готов с точки зрения надежности и технологичности. Он сказал, что ни 14-нм, ни 10-нм узлы не используют эту технологию, хотя ему бы этого хотелось. Он сказал, что Intel «не делает ставок на это» для 7 нм и может производить чипы на этом узле без него, хотя и сказал, что с EUV будет лучше и проще.

Бор сказал, что переход на 450-миллиметровые пластины от 300-миллиметрового стандарта, который сейчас используется во всей отрасли, поможет снизить стоимость транзисторов. Тем не менее, по его словам, разработка полного набора инструментов и нового потрясающего оборудования стоит очень дорого, и от всего этого зависит несколько крупных компаний, сотрудничающих друг с другом. Он сказал, что отрасль не совсем договорилась о подходящем времени для этого, так что до него еще несколько лет.

В целом он сказал, что пока не видит конца масштабированию, и отметил, что исследователи Intel рассматривают различные решения в области транзисторов, паттернов, межсоединений и памяти. Он сказал, что в последнее время появилось много интересных технических статей о таких устройствах, как устройства III-V (с использованием различных полупроводниковых материалов) и T-FET (туннельные полевые транзисторы), и было «всегда что-то интересное».