Делать чипсы за 14 нм

На этой неделе на Международной конференции по твердотельным цепям (ISSCC) состоялось обсуждение того, как в отрасли будут создаваться процессоры со скоростью 10 нм и ниже и будет ли это экономически эффективным.

Старший научный сотрудник Intel Марк Бор выступил с обширным докладом на панели, где он подтвердил убежденность Intel в том, что закон Мура - концепция, согласно которой плотность чипов может удваиваться в каждом последующем поколении, - продолжается. Как уже говорила ранее Intel, Бор сказал, что, по его мнению, она может изготавливать микросхемы с длиной волны 10 и даже 7 нм с использованием существующих инструментов для литографии, хотя ей, безусловно, хотелось бы иметь готовые к использованию инструменты для экстремальной ультрафиолетовой (EUV) литографии.

Его главная мысль заключалась в том, что для непрерывного масштабирования всегда требовались новые инновации в процессах и дизайне (такие как внедрение медных соединений, напряженный кремний, высококликий металлический затвор и технология FinFET), и что для продолжения работы потребуются дальнейшие инновации. масштабирование до 10 и 7 нм и ниже. Но он не дал никаких новых подробностей относительно того, какие изменения в процессах, материалах или структурах Intel будет использовать на новых узлах.

Вопреки некоторым опубликованным отчетам, Бор фактически не подтвердил, что Intel будет поставлять 10-нм детали в 2016 году. (Учитывая, что Intel поставила свои первые 14-нм чипы в конце 2014 года, поставки 10-нм в следующем году будут соответствовать типичному двухлетнему ритму процесса. узлы; когда я спросил генерального директора Intel Брайана Крзанича, будет ли продолжаться двухлетняя каденция, он сказал, что Intel считает, что это возможно. 14-нм процессоры Intel развивались медленнее, чем ожидалось, и хотя Бор сказал, что его 10-нм пилотная линия демонстрирует 50-процентное улучшение По сравнению с тем, что 14nm находился на том же этапе своего развития, компания не хочет брать на себя твердые обязательства.

Бор ясно дал понять, что ожидает не только продолжения масштабирования чипов, но и того, что стоимость изготовления каждой пластины будет продолжать расти, но увеличение плотности транзисторов будет достаточно, так что производственные затраты Intel на транзистор будут продолжать снижаться настолько, что Стоит продолжить масштабирование. Он говорил это раньше, но это контрастирует с некоторыми другими компаниями, которые были более скептически настроены.

Он отметил, что история проектирования микросхем включает в себя все большую интеграцию с современными проектами System-on-Chip (SoC), которые теперь объединяют такие вещи, как различные уровни мощности, аналоговые компоненты и высоковольтные системы ввода-вывода. Будущее может быть предоставлено 2.5D-чипам (где отдельные матрицы подключены через внутреннюю шину к корпусу) или даже 3D-чипам (где сквозные кремниевые переходы или TSV соединяют несколько кристаллов). Он сказал, что такие системы будут хороши для системы интеграция, но плохая по низкой цене.

Бор сказал, что 3D-чипы с TSV на самом деле не работают для высокопроизводительных процессоров, потому что вы не можете получить достаточную плотность TSV или справиться с тепловыми проблемами, и что даже на мобильных SoC, где это технически более выполнимо, это не так. действительно использовался еще, потому что это добавляет слишком много затрат.

Как и следовало ожидать, у других поставщиков были иные перспективы.

Кинам Ким, президент Samsung Electronics, отметил, что плотность - количество транзисторов на площадь микросхемы - продолжает увеличиваться.

Но он также указал, что мы приближаемся к теоретическому пределу на уровне 1, 5 нм, и что при использовании EUV в сочетании с четырехкратной печатью шаблонов теоретически возможно достичь 3, 25 нм. Но он ожидал, что для этого отрасли потребуются новые инструменты, конструкции и материалы.

Например, он предположил, что Samsung может перенести производство логики с FinFET (которые Intel начала производить несколько лет назад, а Samsung только начала поставки) на универсальные и нанопроволочные контакты около 7 нм, а затем туннельные FET. На данный момент компания также рассматривает новые материалы. Он отметил, что технологии DRAM и NAND уже включают в себя множество новых функций, в том числе 3D-производство.

Хотя ведущий литейный цех TSMC не представил конкретную технологическую презентацию, он также работает над новыми материалами и конструкциями, поскольку готовит развитие своего 16-нм производства в этом году и будущих узлов в будущем.

Меня особенно интересовало несколько иное представление о том, куда движется индустрия, которое высказал Сехат Сутарджа, генеральный директор Marvell Technology Group.

Он посетовал, что стоимость создания «маски» (шаблона для создания чипа) более чем удваивает каждое поколение, и что при нынешних темпах она может вырасти до 10 миллионов долларов к 2018 году. В результате этих затрат и маски По его словам, НИОКР делает SoC по текущей технологии FinFET только в том случае, если общий объем жизненного цикла чипа будет очень большим - 25 миллионов единиц или более. Тем не менее, рынок настолько фрагментирован, что большинству компаний сложно иметь достаточно большой объем.

Сутарджа сказал, что современные мобильные SoC "слишком сильно интегрированы для нашего же блага", отметив, сколько функций встроено в мобильный чип (таких как южный мост для соединений ввода-вывода, опции подключения для Wi-Fi и Bluetooth, и модем) до сих пор не интегрированы в процессоры для настольных компьютеров и ноутбуков.

Вместо этого он предложил индустрии перейти к тому, что он назвал MoChi (для модульного чипа), что будет включать в себя Lego-подобную концепцию подключения отдельных компонентов в «виртуальный SoC». Это, по его словам, позволит разделить вычислительные и невычисляющие функции, при этом функции ЦП и ГП будут создаваться на самых современных узлах, а другие функции - на разных, менее дорогих узлах. Эти компоненты будут подключены через межсоединение, которое будет расширением шины AXI. Это интересная идея, особенно для более мелких поставщиков, хотя многим компаниям, вероятно, придется войти в нее, чтобы сделать этот стандарт жизнеспособным.

Получить новые и лучшие чипы никогда не было легко, но сейчас это кажется сложнее, чем раньше, и, конечно, дороже. В результате может быть меньше конкурентов и больше времени между узлами, но все равно кажется, что масштабирование чипов будет продолжаться.