Процессор Intel 10 нм: это больше, чем просто масштабирование чипа

В ходе вчерашней серии презентаций Intel подробно рассказала о предстоящем 10-нм процессе создания усовершенствованных процессоров, рассказала о новом 22-нм процессе FinFET, предназначенном для устройств с низким энергопотреблением и более низкой стоимостью, предложила новый показатель для сравнения узлов микросхем и в целом подтолкнула Идея, что «закон Мура жив и здоров». Для меня больше всего выделялась идея, что, хотя процессоры будут продолжать более плотный сложность и стоимость новых узлов процесса заставят полностью переосмыслить, как чипы будут проектироваться в будущем.

Марк Бор, Intel Старший собрат и директор по архитектуре процессов и интеграции, рассказал Intel о том, как она опережает полупроводниковую индустрию в процессных технологиях. Он сказал, что Intel по-прежнему опережает своих конкурентов примерно на три года, даже несмотря на то, что литейные заводы, такие как Samsung и TSMC, находятся в процессе развертывания процессов, которые они называют 10-нм, до того, как 10-нм продукты Intel выйдут к концу года. Бор сказал, что Intel представила большинство основных достижений отрасли за последние 15 лет, в том числе напряженный кремний, металлические затворы с высоким k и транзисторы FinFET (которые Intel первоначально назвала Tri-Gate, хотя с тех пор она вернулась к использованию имени отраслевого стандарта),

Бор сказал, что номера узлов, используемые всеми производителями, больше не имеют смысла, и вместо этого призвал к новому измерению на основе количества транзисторов, деленного на площадь ячейки, с ячейками NAND, составляющими 60 процентов измерения, и сканированием триггера Логические ячейки насчитывают 40 процентов (чтобы быть понятным, он имеет в виду не ячейки флэш-памяти NAND, а логические элементы «NAND» или «отрицательное И»). Это дает вам измерение в транзисторах на квадратный миллиметр, и Бор показал график, отражающий улучшения Intel в таком масштабе: от 3, 3 млн. Транзисторов / мм ² при 45 нм до 37, 5 млн. Транзисторов / мм 2 при 14 нм и переход к более 100 млн. Транзисторов / мм ² при 10 нм.

В последние несколько лет Intel использовала в качестве измерения высоту логической ячейки, определяемой временами шага, но Бор сказал, что это больше не отражает всех достижений Intel. Он сказал, что мера остается хорошим относительным методом сравнение, но не дал жесткого номера.

Бор сказал, что, хотя время между узлами увеличивается, - Intel больше не может внедрять новые узлы каждые два года, - компания способна добиться большего, чем обычное масштабирование области, которое Intel называет " гипер масштабирование «Он показал диаграмму, демонстрирующую, что как на 14, так и на 10 нм Intel смогла сделать логическую область 37% размера логической области на предыдущем узле.

Бор отметил, что другие части процессора, в частности статическая память с произвольным доступом и схемы ввода-вывода, не сжимаются с той же скоростью, что и логические транзисторы. Собрав все это вместе, он сказал, что улучшения в масштабировании позволят Intel взять микросхему, которая потребовала бы 100 мм ² при 45 нм, и сделать эквивалентную микросхему размером всего 7, 6 мм ² при 10 нм, не предполагая никаких изменений в функциях. (Конечно, в реальном мире каждое последующее поколение чип действительно добавляет больше функций.)

Стейси Смит, исполнительный вице-президент Intel по производству, эксплуатации и продажам, сказала, что в результате, несмотря на то, что между узлами требуется больше времени, дополнительное масштабирование привело к тем же годичным улучшениям, что и предыдущие два года. каденция обеспечена со временем.

Рут Брейн, Интел собрат и директор по технологиям межсоединений и интеграции, рассказал о существующей 14-нм технологии компании, которая была запущена в производство в 2014 году, и сказал, что по плотности она схожа с 10-нм продуктами, которые другие начинают выпускать в этом году.

Она объяснила, как этот процесс внедрен " гипер масштабирование «частично используя более эффективную технику мульти-шаблонирования для создания более тонких элементов, чем около 80 нм линий, которые современные иммерсионные сканеры 193 нм могут создавать за один проход. Intel сказала, что с помощью технологии, называемой« самоустанавливающиеся двойные шаблоны » «(SADP), а не метод Litho-Etch-Litho-Etch, который используют другие производители, он может получить более точные и последовательные результаты, ведущие к повышению урожайности и производительности.

В целом, Мозг сказал, что использование гипер масштабирование дает в 1, 4 раза больше единиц на доллар, чем позволило бы традиционное масштабирование, и это дает примерно эквивалентную экономию, которую Intel получила бы, если бы отрасль перешла с кремниевых пластин на 300 мм до 450 мм (это был широко распространенный переключатель). обсуждается, но, похоже, был заброшен на данный момент).

Кайзад Мистри, корпоративный вице-президент и со-директор по развитию логических технологий, объяснил, как гипер масштабирование методы используются на 10-нм технологии и дают более подробную информацию о 10-нм технологическом процессе компании, который он охарактеризовал как «полное поколение впереди» других 10-нм технологий. В целом он сказал, что 10-нм узел обеспечит либо 25-процентное улучшение производительности при той же мощности, либо почти 50-процентное снижение мощности при той же производительности по сравнению с 14-нм узлом.

Мистри описал процесс Intel как использование шага затвора 54 нм и высоты ячейки 272 нм, а также шага плавника 34 нм и минимального шага металла 36 нм. По сути, он сказал, что это означает, что у вас есть плавники, которые на 25 процентов выше и на 25 процентов ближе друг к другу, чем на 14 нм. Частично, по его словам, это было достигнуто за счет использования «самонастраивающегося четырехугольного паттернирования», взяв процесс, разработанный Intel для 14-нм мульти-паттернирования, и еще более расширив его, в свою очередь, добавив меньшие возможности. (Но я хотел бы отметить, что это, кажется, указывает на то, что шаг затвора не масштабируется так быстро, как в предыдущих поколениях.)

Два новых гипер масштабирование успехи также помогли, сказал он. Первый из них "контакт над активный ворота ", что означает, что место, где ворота пересекают плавник создать транзистор теперь прямо сверху, а не чуть ниже. Он сказал, что это дало еще 10-процентное масштабирование области выше масштабирования подачи. Второй метод, который, по словам Мистри, использовался ранее, но не с транзисторами FinFET, называется «одиночные заглушки». По его словам, в 14-нм поколении транзисторы Intel имели полные «заглушки» на краю каждой логической ячейки; однако в 10 нм Мистери сказал, что на каждом краю есть только половина заглушек. По его словам, это дает еще 20% эффективного увеличения площади.

Вместе с тем, по словам Мистри, эти методы позволяют повысить плотность транзисторов в 2, 7 раза и позволяют компании производить более 100 миллионов транзисторов на квадратный миллиметр.

Мистри также дал понять, что, как и в случае с 14-нм, увеличение промежутка времени между узлами процесса позволило компании немного улучшать каждый узел каждый год. Мистри в общих чертах описал планы двух дополнительных узлов производства 10 нм с улучшенной производительностью. (Мне показалось интересным - и немного тревожным - то, что, хотя эти диаграммы показывают 10-нм узлы, явно требующие меньшей мощности, чем 14-нм узлы, они предполагают, что первые 10-нм узлы не будут предлагать такую ​​же производительность, как последние 14-нм.)

Он сказал, что процесс 10 нм ++ обеспечит дополнительную производительность на 15% при той же мощности или снижение мощности на 30% при той же производительности по сравнению с первоначальным процессом 10 нм.

Позже Мурти Рендучинтала, президент группы клиентов и IoT по архитектуре и системной архитектуре, выступил более откровенно и сказал, что основные продукты стремятся к повышению производительности более чем на 15 процентов каждый год благодаря «ежегодной каденции продукта».

Бор вернулся, чтобы описать новый процесс под названием 22 FFL, что означает обработку 22 нм с использованием FinFET с малой утечкой. Он сказал, что этот процесс позволяет в 100 раз снизить утечку энергии по сравнению с обычными планарными технологии, и будет иметь выше плотность, чем любой другой 22-нм процесс, наряду с возможностью более высокой производительности FinFET. Интересно, что в конструкции чипа могут использоваться два разных типа транзисторов в одном чипе; высокопроизводительные транзисторы для таких вещей, как обработка приложений и транзисторы с малой утечкой для постоянно подключенных цепей.

Это может быть разработано, чтобы конкурировать с другими 22-нм процессами, такими как 22-нм FDX (кремний-на-изоляторе) от Global Foundries. Идея состоит в том, что, используя 22 нм, вы можете избежать двойного паттернирования и дополнительных затрат, которые требуются более узким узлам, но при этом достичь хорошей производительности.

Рендучинтала рассказал о том, что как производитель интегрированных устройств (IDM) - компания, которая занимается разработкой процессоров и их изготовителей, - Intel обладает преимуществом «слияния технологий процессов и разработки продуктов». По его словам, компания может выбирать из нескольких типов IP и технологических процессов, включая выбор транзисторов, которые подходят для каждой части его конструкции.

Что мне показалось наиболее интересным, так это его обсуждение того, как дизайн процессора переходил от традиционного монолитного ядра к дизайну «смешивай и подбирай». Идея гетерогенных ядер не является чем-то новым, но идея иметь возможность иметь разные части процессора на матрицах с использованием разных процессов, соединенных вместе, может быть большим изменением.

Это стало возможным благодаря встроенному мосту межсоединений (EMIB), который Intel начала поставлять со своими новейшими технологиями FPGA Stratix 10 и обсуждала его использование в будущих серверных продуктах Xeon на своем недавнем дне инвестора.

Renduchintala описал мир будущего, в котором процессор может иметь ядра CPU и GPU, созданные на самых последних и самых плотных процессах, с такими вещами, как компоненты ввода-вывода и коммуникации, которые не так сильно выигрывают от повышенной плотности на более ранний процесс и другие вещи на более старых узлах. Все эти матрицы будут подключаться с использованием этого моста EMIB, который обеспечивает более быстрые соединения, чем традиционные многочиповые пакеты, но дешевле по сравнению с использованием кремниевого промежуточного устройства.

Если все это осуществится, вся структура новых процессоров может измениться. От получения нового процессора, сделанного полностью на новом процессе каждые несколько лет, мы можем идти к мир это включает в себя гораздо более постепенное изменение технологии процесса только в части чипа. Это также открывает возможность добавления гораздо большего количества вещей к самому чипу от интеграции большего количества операций ввода-вывода. компоненты, в разные виды памяти. В долгосрочной перспективе это может сигнализировать о больших изменениях в том, как работают микросхемы и системы, на которых они работают.

Майкл Дж. Миллер - директор по информационным технологиям в частной инвестиционной фирме Ziff Brothers Investments. Миллер, который был главным редактором журнала PC Magazine с 1991 по 2005 год, пишет этот блог для PCMag.com, чтобы поделиться своими мыслями о продуктах, связанных с ПК. Никакой инвестиционный совет не предлагается в этом блоге. Все обязанности не принимаются. Миллер работает в частной инвестиционной фирме, которая может в любое время инвестировать в компании, чьи продукты обсуждаются в этом блоге, и не будет разглашаться информация о сделках с ценными бумагами.